



(19) 中華民國智慧財產局

(12) 發明說明書公開本 (11) 公開編號：TW 201508099 A

(43) 公開日：中華民國 104 (2015) 年 03 月 01 日

(21) 申請案號：102131258

(22) 申請日：中華民國 102 (2013) 年 08 月 30 日

(51) Int. Cl. : C25D3/38 (2006.01)

C30B29/02 (2006.01)

(71) 申請人：國立交通大學（中華民國）NATIONAL CHIAO TUNG UNIVERSITY (TW)
新竹市大學路 1001 號

(72) 發明人：陳智 CHEN, CHIH (TW) ; 杜經寧 TU, KING-NING (US) ; 呂佳凌 LU, CHIA LING (TW)

(74) 代理人：蘇建太；林志鴻

申請實體審查：有 申請專利範圍項數：19 項 圖式數：5 共 20 頁

(54) 名稱

單晶銅、其製備方法及包含其之基板

CU SINGLE CRYSTAL, MANUFACTURING METHOD THEREOF AND SUBSTRATE COMPRISING THE SAME

(57) 摘要

本發明係有關於一種單晶銅，其具有[100]方向，且體積係介於 $0.1\sim4.0\times10^6\mu\text{m}^3$ 。本發明更提供一種單晶銅之製備方法及包含其之基板。

The present invention relates to a Cu single crystal having [100] crystal orientation and a volume of $0.1\sim4.0\times10^6\mu\text{m}^3$. The present invention further provides a manufacturing method for Cu single crystals and a substrate comprising the same.




圖 2B

201508099

201508099 發明摘要

※ 申請案號：10211758

C25D 3/38 (2006.01)

※ 申請日：102. 8. 30.

※IPC 分類：C30B 29/02 (2006.01)

【發明名稱】(中文/英文)

單晶銅、其製備方法及包含其之基板 / Cu Single Crystal, Manufacturing Method Thereof and Substrate Comprising The Same

【中文】

本發明係有關於一種單晶銅，其具有[100]方向，且體積係介於 $0.1\sim 4.0\times 10^6 \mu\text{m}^3$ 。本發明更提供一種單晶銅之製備方法及包含其之基板。

【英文】

The present invention relates to a Cu single crystal having [100] crystal orientation and a volume of $0.1\sim 4.0\times 10^6 \mu\text{m}^3$. The present invention further provides a manufacturing method for Cu single crystals and a substrate comprising the same.

【代表圖】

【本案指定代表圖】：圖（ 2B ）。

【本代表圖之符號簡單說明】：無。

【本案若有化學式時，請揭示最能顯示發明特徵的化學式】：

無。

發明專利說明書

【發明名稱】(中文/英文)

單晶銅、其製備方法及包含其之基板 / Cu Single Crystal, Manufacturing Method Thereof and Substrate Comprising The Same

【技術領域】

【0001】 本發明係關於一種單晶銅，採用有別於習知技術的方法，於基板上製備出具有[100]方向之大單晶銅，適合應用於凸塊金屬墊層(UBM, under bump metallization)、半導體晶片之內連線(interconnect)、金屬導線或基板線路。

【先前技術】

【0002】 單晶銅係由一個具有固定結晶方向之晶粒所形成，其擁有良好的物理特性，與多晶銅相比，具有較佳的伸長量及低電阻率，且因橫向晶界的消除促使電遷移壽命大幅提升，再加上(100)表面擴散速度較其他晶面慢，故適合應用為封裝凸塊金屬墊層及積體電路之銅內連線，對於積體電路工業應用發展非常有貢獻。

【0003】 一般來說，金屬的抗電遷能力影響電子元件的可靠度，過去研究發現可透過三種方法提升銅的抗電遷能力，第一種係改變導線晶格結構，使其內部晶粒結構具有一優選方向；第二種係增加晶粒尺寸，使晶粒邊界數量減少而降低原子遷移路徑；第三種係添加奈米雙晶金屬，減緩原子電遷移到雙晶晶界時的流失速度。

【0004】 關於第一種及第二種方式，習知技術係以脈衝電鍍技術形成單晶銅結構，然而習知技術卻存在兩大缺失，首先，單晶銅晶粒為塊材，無法直接成長於矽基材進而應用於微電子產業，再者，參考近期由 Jun Liu 等發表的相關文獻，雖指出優化電鍍摻數的脈衝電鍍法能夠控制銅晶體生長方向，且此方法能夠生長出大晶粒的銅，然而卻仍存在有摻雜小晶粒銅的問題，無法完全成長為單晶銅(參考 Jun Liu, Changqing Liu, Paul P Conway, "Growth mechanism of copper column by electrodeposition for electronic interconnections," Electronics Systemintegration Technology Conference, p679-84 (2008)以及 Jun Liu, Changqing Liu, Paul P Conway, Jun Zeng, Changhai Wang, "Growth and Recrystallization of Electroplated Copper Columns," International Conference on Electronic Packaging Technology & High Density Packaging , p695-700 (2009))。

【0005】 有鑑於電子製造業發展日新月異，研發具有高度導電特性、低電阻率極高伸長量之單晶銅已成為當務之急，本案發明人研究出更佳的解決方法，不但能以簡單的製程製作具有特定方向之單晶銅，且能突破習知形成單晶銅晶粒尺寸之限制。

【發明內容】

【0006】 本發明之目的係提供一種藉由單晶銅製備方法製備單晶銅及含有單晶銅之基板，俾能透過特殊製程而獲得具有[100]方向之大單晶銅。

【0007】 為達上述目的，本發明提供一種單晶銅，其具有[100]之方向，且該單晶銅之體積可介於 $0.1\sim4.0\times10^6$ 間，較佳係介於 $20\sim1.0\times10^6$ 間，更佳係介於 $450\sim8\times10^5$ 間。

【0008】 本發明單晶銅之粒子形狀無特別限制，可為圓柱狀、線狀、立方體、長方體、不規則狀等，若單晶銅為圓柱狀，則直徑可介於 $1\sim500\text{ }\mu\text{m}$ ，較佳係介於 $5\sim300\text{ }\mu\text{m}$ ，更佳係介於 $10\sim100\text{ }\mu\text{m}$ ，若單晶銅為線狀，則該線狀的長度可達 $700\text{ }\mu\text{m}$ 。另外，無論該單晶銅之形狀，其厚度可介於 $0.1\sim50\text{ }\mu\text{m}$ ，較佳係介於 $1\sim15\text{ }\mu\text{m}$ ，更佳係介於 $5\sim10\text{ }\mu\text{m}$ 。

【0009】 上述單晶銅可應用於凸塊金屬墊層(UBM, under bump metallization)、半導體晶片之內連線(interconnect)、金屬導線或基板線路，但無特別限制。

【0010】 本發明另提供一種製備單晶銅之方法，主要係透過電鍍法於欲形成單晶銅之基板上先形成高密度且晶粒規則排列之一奈米雙晶銅柱，再透過退火處理使奈米雙晶銅柱利用再結晶方式而使晶粒異常成長，進而產生具有[100]方向之大單晶銅顆粒。本發明製備單晶銅之步驟包括：

【0011】(A) 提供一電鍍裝置，該裝置包括一陽極、一陰極、一電鍍液以及一電力供應源，該電力供應源分別與該陽極及該陰極連接，且該陽極及該陰極係浸泡於該電鍍液中，該電鍍液包括：一銅的鹽化物、一酸以及一氯離子來源；

【0012】(B) 使用該電力供應源提供電力進行電鍍，並於該陰極之一表面成長一奈米雙晶銅柱，其中該奈米雙晶

銅柱包含複數個奈米雙晶銅晶粒；以及

【0013】(C) 將形成有該奈米雙晶銅柱之該陰極於350~600°C下進行0.5~3小時之一退火處理，以獲得一單晶銅，其中該單晶銅結晶方向為[100]，且體積係介於0.1~ 4.0×10^6 間。

【0014】於上述步驟(A)中，該陰極可包括一晶種層，其中該晶種層係一銅層，且厚度係0.1~0.3 μm，該晶種層可由一物理氣象沉積法(PDV)形成，但無特別限制。

【0015】於上述步驟(B)中，該奈米雙晶銅柱係形成於該晶種層上。

【0016】於上述步驟(B)中，該奈米雙晶銅柱之成長速率係介於1~3 nm/cycle，較佳係介於1.5~2.5 nm/cycle。

【0017】於上述步驟(B)中，該奈米雙晶銅之厚度可介於0.1~50 μm，較佳係介於1~15 μm，更佳係介於5~10 μm。

【0018】於上述步驟(B)中，電力供應源可為一高速脈衝電鍍供應源，且其操作條件為： T_{on}/T_{off} (sec)=0.1/2~0.1/0.5，電流密度為0.01~0.2 A/cm²。基本上除了高速脈衝電鍍供應源外，亦可使用直流電電鍍供應源，或兩者交互使用。

【0019】於上述步驟(A)之電鍍液中，氯離子主要功能之一係可用以微調整晶粒成長方向，使雙晶金屬具有結晶優選方向。此外，其酸可為一有機或無機酸，以增加電解質濃度而提高電鍍速度，例如可使用硫酸、甲基磺酸、或其混合，此外，電鍍液中的酸之濃度較佳可為80-120g/L。此外，電鍍液須同時包含有銅離子來源(亦即，銅之鹽化物，

例如，硫酸銅或甲基磺酸銅)。該電鍍液較佳的組成中，也可更包括一添加物係選自由：明膠(gelatin)、介面活性劑、晶格修整劑(lattice modification agent)、及其混合所組成之群組，用以調整這些添加物質可用以微調整晶粒成長方向。

【0020】 於上述步驟(A)中，該銅的鹽化物較佳為硫酸銅。該酸較佳為硫酸、甲基磺酸或其混合，且該酸之濃度較佳為 80~120 g/L。該基板可選自由：矽基板、玻璃基板、石英基板、金屬基板、塑膠基板、印刷電路板、三五族材料基板及其混合所組成之群組，無特別限制，較佳為矽基板。

【0021】 本發明另提供一種具有上述單晶銅之基板，其包括一基板；以及上述本發明之單晶銅，該單晶銅係配置於該基板上，可配置為線路狀，或配置為陣列狀，隨著不同應用或需求而改變。在此，單晶銅以及基板之特性與上述相同，不另贅述。

【0022】 透過本發明製備方法所製得之單晶銅具有 [100] 方向之大晶粒，其優秀的機械、電、光和熱穩定性及抗電遷移特性能大幅提升產業應用性。

【圖式簡單說明】

圖 1 係本發明實施例之電鍍裝置。

圖 2A 係直徑為 $17\mu\text{m}$ 之單顆單晶銅之聚焦離子束(FIB)俯視圖。

圖 2B 係直徑為 $17\mu\text{m}$ 之單顆單晶銅之 EBSD 分析結果

圖。

圖 3A 係直徑為 $25\mu\text{m}$ 之單晶銅陣列聚焦離子束(FIB)俯視圖。

圖 3B 係粒徑為 $25\mu\text{m}$ 之單顆單晶銅之聚焦離子束(FIB)俯視圖。

圖 3C 係圖 3B 之聚焦離子束(FIB)剖面圖。

圖 3D 係圖 3A 之 EBSD 分析結果圖。

圖 3E 係圖 3B 之 EBSD 分析結果圖。

圖 4 係直徑為 $50\mu\text{m}$ 之單晶銅陣列之 EBSD 分析結果圖。

圖 5A 係直徑為 $100\mu\text{m}$ 之單晶銅陣列之聚焦離子束(FIB)俯視圖。

圖 5B 係圖 5A 之 EBSD 分析結果圖。

【實施方式】

【0023】以下係藉由具體實施例說明本發明之實施方式，熟習此技藝之人士可由本說明書所揭示之內容輕易地了解本發明之其他優點與功效。此外，本發明亦可藉由其他不同具體實施例加以施行或應用，在不悖離本發明之精神下進行各種修飾與變更。

【0024】提供如圖 1 所示之電鍍裝置 1，該電鍍裝置包括：一陽極 11、一陰極 12、一電鍍液 13 以及一電力供應源 15，該電力供應源 14 分別與該陽極 11 及該陰極 12 連接，且該陽極 11 及該陰極 12 係浸泡於該電鍍液 13 中。

【0025】在此，陽極 11 係選用純度 99.99% 的商用純銅

靶材，而陰極 12 為矽晶片，電鍍液 13 包括硫酸銅(銅離子濃度為 20-60 g/L)、氯離子(濃度為 10-100 ppm)、以及甲基磺酸(濃度為 80-120 g/L)，且可選擇性的添加其他介面活性劑或晶格修整劑(如 BASF Lugalvan 1-100 ml/L)。此外，電鍍液 13 中更可包含有機酸(例如甲基磺酸)或明膠等。

【0026】 上述陰極 12 矽晶片可透過物理氣象沉積法(PVD)沉積厚度為 0.2 μm 之銅膜作為晶種層，以使電鍍電流源只需接觸矽晶片之邊緣附近，即可把電流均勻的傳導至晶片中央，達到晶種層厚度的均勻性。

【0027】 本實施例之電力供應源 14 為高速脈衝電鍍供應源，其操作條件為 T_{on}/T_{off} (sec)為 0.1/2~0.1/0.5(例如 0.1/2、0.1/1 或 0.1/0.5)，電流密度為 0.01~0.2A/cm²，最佳為 0.05 A/cm²，於此條件下，以大約 2 nm/cycle 成長速度成長奈米雙晶銅柱，其厚度為 6~10 μm。接著，圖案化該奈米雙晶銅柱，以於矽晶片上形成奈米雙晶銅柱圖案。基本上，奈米雙晶銅柱的圖案無特別限制，可為圓柱狀、線狀、立方體、長方體、不規則狀等，且該些圖案可排列為陣列。

【0028】 接著將表面形成奈米雙晶銅柱的矽晶片置放於高真空(8×10^{-7} torr)的退火爐管內，溫度維持於 400-450°C，0.5~1 小時，進行退火處理，以形成具有大粒徑之[100]結晶方向之單晶銅。

【0029】 圖 2A 係直徑為 17μm 之單顆單晶銅晶粒之聚焦離子束(FIB)俯視圖，圖 2B 係其之 EBSD 分析結果圖，圖 2A、2B 之退火處理條件為 450 °C，60 分鐘。由圖 2A、2B

可證實本實施例之單晶銅具有[100]方向，且單顆單晶銅體積為 $1362 \mu\text{m}^3$ 。

【0030】 圖 3A 係直徑為 $25\mu\text{m}$ 之單晶銅陣列聚焦離子束(FIB)俯視圖，圖 3B 係直徑為 $25\mu\text{m}$ 之單顆單晶銅之聚焦離子束(FIB)俯視圖，圖 3C 係圖 3B 之聚焦離子束(FIB)剖面圖，圖 3D 係圖 3A 之 EBSD 分析結果圖，圖 3E 係圖 3B 之 EBSD 分析結果圖。圖 3A 至 3E 之退火處理條件為 450°C ，60 分鐘，由此結果可發現直徑 $25\mu\text{m}$ 之單晶銅不摻雜其他晶粒，具有[100]方向，且單顆單晶銅體積為 $2945 \mu\text{m}^3$ 。

【0031】 圖 4 係直徑為 $50\mu\text{m}$ 之單晶銅陣列 EBSD 分析結果圖。圖 4 退火條件為 450°C ，60 分鐘，由此結果同樣證實形成直徑為 $50\mu\text{m}$ 之具有[100]方向之單晶銅，且該單顆單晶銅體積為 $1.2 \times 10^4 \mu\text{m}^3$ 。

【0032】 圖 5A 係直徑為 $100\mu\text{m}$ 之單晶銅陣列聚焦離子束(FIB)俯視圖，圖 5B 係圖 5A 之 EBSD 分析結果圖。由圖 5A、5B 結果可發現，由本實施例之方法所製成之直徑為 $100\mu\text{m}$ 的單晶銅同樣具有[100]方向，且單顆單晶銅體積為 $4.8 \times 10^4 \mu\text{m}^3$ 。

【0033】 由於單晶銅擁有良好的物理特性，與目前應用的多晶銅相比，具有良好的伸長量和低電阻率，並且消除了橫向晶界，從而大大提電遷移壽命。就此，本發明之單晶銅非常適合用於製造 IC 之銅內連線與凸塊金屬墊層等等，對於積體電路工業之應用發展非常有貢獻。

【0034】 上述實施例僅係為了方便說明而舉例而已，本

發明所主張之權利範圍自應以申請專利範圍所述為準，而非僅限於上述實施例。

【符號說明】

- | | | |
|--------|----------|-------|
| 1 電鍍裝置 | 11 陽極 | 12 陰極 |
| 13 電鍍液 | 14 電力供應源 | |

【生物材料寄存】

國內寄存資訊【請依寄存機構、日期、號碼順序註記】無。

國外寄存資訊【請依寄存國家、機構、日期、號碼順序註記】無。

【序列表】(請換頁單獨記載) 無。

申請專利範圍

1. 一種單晶銅，該單晶銅具有[100]方向，且體積係介於 $0.1\sim4.0\times10^6\mu\text{m}^3$ 間。

2. 如申請專利範圍第1項所述之單晶銅，其體積係介於 $20\sim1.0\times10^6\mu\text{m}^3$ 。

3. 如申請專利範圍第1項所述之單晶銅，其中該單晶銅之厚度係介於 $0.1\sim50\mu\text{m}$ 。

4. 如申請專利範圍第1項所述之單晶銅，其係應用於凸塊金屬墊層、半導體晶片之內連線(interconnect)、金屬導線或基板線路。

5. 一種製備單晶銅之方法，其步驟依序包括：

(A) 提供一電鍍裝置，該裝置包括一陽極、一陰極、一電鍍液以及一電力供應源，該電力供應源分別與該陽極及該陰極連接，且該陽極及該陰極係浸泡於該電鍍液中，該電鍍液包括：一銅的鹽化物、一酸以及一氯離子來源；

(B) 使用該電力供應源提供電力進行電鍍，並於該陰極之一表面成長一奈米雙晶銅柱，該奈米雙晶銅柱包含複數個奈米雙晶銅晶粒；以及

(C) 將形成有該奈米雙晶銅柱之該陰極於 $350\sim600^\circ\text{C}$ 下進行 $0.5\sim3$ 小時之一退火處理，以獲得一單晶銅，

其中該單晶銅具有[100]之方向，且體積係介於 $0.1\sim4.0\times10^6\mu\text{m}^3$ 間。

6. 如申請專利範圍第5項所述之方法，其中於步驟(A)中，該陰極包括一晶種層，其中該晶種層係一銅層，且厚

度係 $0.1\sim0.3\text{ }\mu\text{m}$ ，該晶種層係由一物理氣象沉積法(PVD)形成。

7. 如申請專利範圍第6項所述之方法，其中於步驟(B)中，該奈米雙晶銅金屬柱係形成於該晶種層上。

8. 如申請專利範圍第5項所述之方法，於步驟(B)中，該奈米雙晶銅金屬柱之成長速率係介於 $1\sim3\text{ nm/cycle}$ 。

9. 如申請專利範圍第5項所述之方法，於步驟(B)中，該奈米雙晶銅金屬柱之厚度係 $5\sim15\text{ }\mu\text{m}$ 。

10. 如申請專利範圍第5項所述之方法，其中步驟(B)之該電力供應源係一高速脈衝電鍍供應源，且其操作條件為： $T_{on}/T_{off}(\text{sec})=0.1/2\sim0.1/0.5$ ，電流密度為 $0.01\sim0.2\text{ A/cm}^2$ 。

11. 如申請專利範圍第5項所述之方法，其中該單晶銅之體積係介於 $20\sim1.0\times10^6\text{ }\mu\text{m}^3$ 間。

12. 如申請專利範圍第5項所述之方法，其中該單晶銅之厚度係介於 $0.1\sim50\text{ }\mu\text{m}$ 。

13. 如申請專利範圍第5項所述之方法，其中步驟(A)之該電鍍液更包括一明膠(gelatin)、一介面活性劑、一晶格修飾劑或其混合物。

14. 如申請專利範圍第5項所述之方法，其中步驟(A)之該銅的鹽化物係硫酸銅。

15. 如申請專利範圍第5項所述之方法，其中步驟(A)之該酸為硫酸、甲基磺酸、或其混合。

16. 如申請專利範圍第5項所述之方法，其中步驟(A)之該酸之濃度為 $80\sim120\text{ g/L}$ 。

17. 如申請專利範圍第5項所述之方法，於步驟(A)中，該基板係選自由：矽基板、玻璃基板、石英基板、金屬基板、塑膠基板、印刷電路板、三五族材料基板及其混合所組成之群組。

18. 一種具有單晶銅之基板，係包括：

一基板；以及

一如申請專利範圍第1~4項任一項所述之單晶銅，且該單晶銅晶粒係配置於該基板上。

19. 如申請專利範圍第18項所述之具有單晶銅之基板，其中該基板係選自由：矽基板、玻璃基板、石英基板、金屬基板、塑膠基板、印刷電路板、三五族材料基板及其混合所組成之群組。

圖式




圖1

201508099



圖 2A




圖 2B

S

201508099




圖 3A




圖 3B

201508099




圖 3C




圖 3D

S

201508099




圖 3E




圖 4

201508099




圖 5A




圖 5B

S