

矽化鎳在積體電路應用上之材料性質 與製程技術

研究生:王超群

教授:陳茂傑

國立交通大學 電子工程學系 電子研究所

摘要

本論文研究主要在於探討矽化鎳在積體電路應用上之材料性質與製程技術。首先，我們探討矽化鎳(NiSi)薄膜的熱穩定性。其次，我們探討以離子植入矽化鎳之技術，研製特性極為優越的 NiSi/p⁺n 及 NiSi/n⁺p 淺界面二極體，並且以四端點凱爾文(Kelvin)結構量測 NiSi/p⁺n 結構之接觸電阻。最後，對於銅電極接觸的 TaN/Cu/NiSi/p⁺n 二極體結構的高溫穩定性加以探討。

對於矽化鎳(NiSi)薄膜的熱穩定性探討，吾人選定的 NiSi 薄膜厚度為 315 及 615 埃。NiSi 薄膜的熱穩定性，和離子植入的條件與植入的離子種類有關。我們發現，經過 BF₂⁺及氟離子(F⁺)植入的 NiSi 薄膜，其熱穩定性大為提昇，而經過硼離子(B⁺)及磷離子(P⁺)植入的 NiSi 薄膜之熱穩定性則顯現劣化。NiSi 薄膜的熱穩定性提昇可歸因

於氟離子可強化 NiSi 薄膜的鍵結，進而降低 NiSi 薄膜與矽基板之間的應力。

其次，我們採用離子植入 NiSi 層的技術(ITS 方式)配合傳統爐管的低溫退火以及快速升溫退火(RTA)來研製 NiSi/p⁺n 和 NiSi/n⁺p 淺界面二極體。在本研究中，以傳統爐管退火製作的 NiSi(310 Å)/p⁺n 淺界面的界面深度介於 23 到 70 nm 之間（自 NiSi/Si 介面算起）。就 600°C 退火 30 分鐘所形成的 NiSi/p⁺n 界面而言，界面深度為 56 nm，順向電流理想因素可達 1.01，在 5 伏逆向偏壓下之界面漏電流密度可低於 2 nA/cm²。以 RTA 退火製作的 NiSi(310 Å)/p⁺n 淺界面的界面深度介於 23 到 56 nm 之間。就 650°C RTA (30 秒)退火所形成的 NiSi/p⁺n 界面而言，界面深度為 37 nm，順向電流理想因素可達 1.001，在 5 伏逆向偏壓之界面漏電流密度可低於 4 nA/cm²。另外，我們製作四端點凱爾文(Kelvin)結構，據以量測 NiSi/p⁺n 接觸的接觸電阻。量測結果顯示，NiSi/p⁺n 接觸電阻率小於 1 μΩ-cm²，符合未來對小面積歐姆接觸之要求。

對 NiSi/n⁺p 淺界面的研製，吾人使用的 NiSi 薄膜厚度為 615 Å。以磷離子(P⁺)及氟離子(F⁺)作雙重佈植，再經過 750°C 退火 90 分鐘所得之 NiSi/n⁺p 淺界面，界面深度為 71 nm，順向電流理想因素可達 1.08，在 5 伏逆向偏壓下之界面漏電流密度可低於 1 nA/cm²。植入氟

離子可以提升 NiSi 的高溫穩定性，並且有效改善矽化鎳與矽基板間的界面平整度，進而改善接面特性。

對於 TaN/NiSi/p⁺n 接面二極體而言，其特性並不因 500°C 的爐管退火 30 分鐘而有所改變。但是對於銅電極接觸的 TaN/Cu/NiSi(310 Å)/p⁺n 接面二極體，接面特性能夠忍受的退火溫度僅及 350°C；退火溫度超過 350°C，則接面特性開始呈現劣化。經由 SIMS 分析顯示，Cu 在 375°C 時開始穿入 NiSi，導致接面劣化，逆向偏壓漏電流增加。此外，在 425°C 的高溫退火可使 Cu₃Si 矽化物相迅速增長，從而導致 TaN 層的破裂以及 TaN/Cu/NiSi/Si 結構的解體。

