

第四章 共面波導濾波器製作

本章將介紹共面波導濾波器的製作流程，由於傳統微波電路的製作方式是在 FR-4 基板上，利用光阻定義線路的幾何尺寸，再利用溼式蝕刻(wet etching)方式完成金屬線路製作，如圖 4. 1(a)所示，由於溼式蝕刻為等向性(isotropy)蝕刻，所以造成金屬結構有底切(under-cut)現象，因此利用溼式蝕刻製作線路結構的側壁角度(sidewall angle)大約為 $60^\circ \sim 70^\circ$ ，所以利用溼式蝕刻製作微波電路的缺點是無法精確控制線路尺寸。

本文設計的低通濾波器，其截止頻率範圍為 2~8 GHz，電流分佈在導體表面的集膚深度是 $0.6 \sim 2\mu\text{m}$ ，為了要降低集膚效應產生的電阻損耗，金屬厚度必須大於 3 倍的集膚深度，才能降低集膚效應造成的表面電阻損耗。因此為了改善溼式蝕刻製程的缺點，以及微波電路的金屬厚度要求，本文選擇使用微電鍍技術製作共面波導濾波器，如圖 4. 1(b) 所示。此外，文獻[15]指出當共面波導傳輸線厚度大於 $3\mu\text{m}$ ，其導線金屬造成的損耗會受到導線的側壁角度影響，當導線側壁角度為 90° 時，其損耗為最小。因此選擇光阻的考慮因素，必須考慮到光阻結構的側壁準直度。




圖 4.1 微波電路製程示意圖，(a)溼式蝕刻製程，(b)電鍍製程

微波電路使用的基板特性要求是低損耗、較小的損耗正切常數與介電常數，表 4. 1 為常用微波電路基板的介電常數和損耗正切常數。

一般而言，電路基板會造成微波訊號的能量損失，半導體製程使用的矽晶片的電阻

率為 $10\sim10,000\Omega\text{-cm}$ ，介電常數(ε_r)為 11.2，損耗正切常數($\tan \delta$)為 0.022，因此選用矽晶片作為共面波導電路的基板會造成較大的介電損耗，通常為了減小矽晶片造成的介電損耗，必須在矽晶片和微波電路之間沉積二氧化矽(SiO_2 ， $\varepsilon_r = 3.9$)或是二氧化氮(Si_3N_4 ， $\varepsilon_r = 7.5$)薄膜。另外也可以選擇高電阻率($30,000\Omega\text{-cm}$)的矽晶片，但是其介電損耗會隨著訊號頻率提高而增加，不適合作為高頻率波段元件的基板。因此在考量元件的電性要求及基板的機械性質，本論文選擇石英(Quartz)做為共面波導電路的基板，石英(Quartz)基板的介電常數(ε_r)為 3.8，電子正切損耗($\tan \delta$)為 0.0004，可以有效降低基板造成的介電損耗。

表 4.1 微波電路基板性質[18]

基板材料	ε_r	$\tan \delta$
PTFE	2.1	0.0002
Alumina	9.6~10.1	0.0005~0.002
Silicon	11.7~12.9	0.001~0.003
Gallium arsenide	12.85	0.0005~0.001
Quartz	3.8	0.0004

4.1. 共面波導濾波器製作流程

表 4.2 為本文規劃共面波導濾波器的製作流程，主要製程技術包括濺鍍、微影、微電鍍及蝕刻製程。

表 4.2 共面波導濾波器製作流程[19]

製程說明	示意圖
(1) 清洗石英基板 (2) 濺鍍鈦和銅	<p>示意圖說明：此圖展示了在石英基板（Quartz）上沉积了鈦（Ti）和銅（Cu）层。图例显示 Cu 为橙色，Ti 为绿色。图中显示了 Ti 层和 Cu 层的叠合部分。</p>
(3) 旋塗厚膜光阻 AZP-9260	<p>示意圖說明：此圖展示了在石英基板（Quartz）上旋涂了 AZP-9260 厚膜光阻层。图例显示 AZP-9260 为红色。图中显示了 AZP-9260 层与下方 Ti 和 Cu 层的叠合部分。</p>
(4) 微影製程 (5) 電鍍銅金屬結構	<p>示意圖說明：此圖展示了通过微影和电镀工艺，在石英基板（Quartz）上形成了一个图案化的銅（Cu）金属结构。图例显示 Cu 为橙色。图中显示了 Cu 层与下方 Ti 和 AZP-9260 层的叠合部分。</p>
(6) 去除光阻 (7) 去除銅和鈦金屬	<p>示意圖說明：此圖展示了通过去除光阻和銅、鈦金属层，最终在石英基板（Quartz）上留下了两个独立的 Cu 层块。图例显示 Cu 为橙色，Ti 为绿色。图中显示了 Cu 层与下方 Quartz 层的叠合部分。</p>

4.2. 滅鍍製程

由於石英基板為非導體，無法利用直流電鍍法將銅金屬電鍍在石英基板上，因此必須在石英基板上濺鍍(Sputtering Deposition)銅金屬作為電鍍起始層(seed layer)，但是銅金屬和石英基板的附著性不好，因此在石英基板上先濺鍍鈦作為電鍍銅和石英基板的黏著層(adhesion layer)，電鍍起始層銅的厚度為 1000Å ，黏著層鈦的厚度為 200 Å 。

4.3. 微影製程

微影製程製作的光阻結構是作為電鍍製程的模仁(model)，由於共面波導結構的金屬厚度必須大於 $20\mu\text{m}$ ，結構最小線寬尺寸為 $5\mu\text{m}$ ，所以在光阻選擇因素必須考慮線寬解析度、側壁準直度、旋塗厚度和去除方式。一般常用厚膜光阻為正光阻 AZ 系列與負光阻 SU-8、JSR 系列光阻，SU-8 光阻的單層旋塗厚度為 $2\sim500\mu\text{m}$ ，利用 Deep UV 光源可以製作線寬 $1\mu\text{m}$ ，深寬比為 6 的結構，具有良好的線寬解析度，但是此系列光阻的缺點是去除困難。而 JSR 系列光阻的旋塗厚度為 $10\sim500\mu\text{m}$ ，但其缺點是顯影時間長，光阻會吸收顯影液而膨脹，造成線寬解析度無法達到本文要求。正光阻 AZ 系列中常用的厚膜光阻為 AZP-4620 和 AZP-9260，AZP-4620 光阻的缺點是側壁準直度不佳，造成線寬解析度無法達到本文需求。

最後本文測試 AZP-9260 光阻，其結構的側壁準直度和線寬解析度可以符合本文要求，圖 4.2 為 AZP-9260 光阻曝光顯影後的結構，由於光罩製作的尺寸誤差和接觸曝光造成的繞射效應，使得光阻結構的線寬有 $1\sim2\mu\text{m}$ 的尺寸誤差。另一方面，本文使用的曝光機具有良好的光源準直度，因此光阻結構的側壁角度大約為 88° ，結構深寬比大約為 7。附錄一和附錄二是 AZP-9260 光阻分別為厚度 $20\mu\text{m}$ 和 $30\mu\text{m}$ 的微影製程參數。




圖 4.2 AZP-9260 厚膜光阻結構，(a)濾波器結構，(b)光阻側壁輪廓，(c)Meander 結構尺寸，(d)Interdigital 結構尺寸

4.4. 微電鍍製程

本節將介紹基本電鍍原理及電鍍設備，另外針對電流密度(Current density)對於電鍍金屬材料性質與表面輪廓(Surface profile)的影響作探討。

(1) 電鍍基本原理[21]

當電解液受外加電壓作用時，電解質的陽離子向陰極移動，而陰離子向陽極移動，此現象稱為電解(Electrolysis)。在電解時，必須遵守法拉第電解定律：(1)在陰極析出的金屬量與通入的電量成正比，(2)在不同電解液中，通入相同電量時，各溶液析出物質的質量與其電化當量成正比關係。但是實際應用電解反應時，實際的電解析出重量與利用法拉第電解定律的理論計算值會有差異，而此將兩者的比值利用百分率表示，即為電流效率(η)，如(4.4-1)式所示。

$$\eta = \frac{m}{I \times t \times C} \times 100\% \quad (4.4-1)$$

(4.4-1)式中

m ：實際析出重量(克)

I ：電流 (安培)

t ：反應時間 (小時)

C ：電化當量 (克/安培一小時)

因此根據電解定律和電流效率，可以推導出電鍍金屬厚度(δ)，如(4.4-2)所示。

$$\delta = \frac{D_k \times t \times \eta \times C}{\gamma \times 1000} \quad (4.4-2)$$

(4.4-2)式中

δ ：鍍層厚度(mm)

γ ：金屬比重(g/cm^3)

D_k ：電流密度 (A/dm^2 ，ASD)

t ：電鍍時間(sec)



由於本論文使用硫酸銅鍍液，其電流效率幾乎為 100%，銅比重為 $8.93 g/cm^3$ ，銅電化當量為 1.186，因此可將(4.4-2)式簡化為(4.4-3)式，因此藉由(4.4-3)式可以預先估計電鍍厚度，但是經由實際製程經驗發現，試片電鍍完成後，試片中央和外圍區域的電鍍厚度有 $2\sim3\mu m$ 的差異。

$$\delta = 0.36749 \times t \times D_k \quad (4.4-3)$$

(4.4-3)式中

δ ：鍍層厚度(μm)

D_k ：電流密度 (A/cm^2)

t ：電鍍時間(sec)

(2) 電鍍設備

圖 4.3 為本論文使用的電鍍設備，其電源供應器為直流電。電鍍液主要成份包括硫酸銅、硫酸、氯離子和有機添加劑，有機添加劑含有光澤劑(Brightener)和平整劑(Leveler)等。各配方濃度如附錄三所示。



(a)



(b)

圖 4.3 (a) 直流電鍍銅設備，(b) 電鍍試片黏貼於陰極板

(3) 電鍍金屬的材料性質

一般而言，電鍍金屬的表面光澤是由鍍層結晶粒大小決定，結晶粒越小代表結晶緻密性良好，金屬表面光澤性也就越好。鍍層結晶粒的大小，是由電鍍時結晶核發生的速度以及結晶生長速度的相對關係決定，晶核的產生速度快，而結晶的生長速度慢，則結晶會比較緻密。另外金屬結晶的緻密性會受到有機添加劑量和電流密度的大小的因素影響，硫酸銅鍍液在使用過程中，必須添加原廠調配好的有機添加劑，其功用是增加電鍍結構的平整性與光澤，如果電鍍液的添加劑不足，銅的結晶顆粒會比較大，電鍍表面會比較粗糙，如圖 4.4 所示，而且電流密度越高，電鍍表面的緻密性與光澤性也越好。




圖 4.4 電流密度為 2 ASD，(a)添加劑不足造成表面粗糙，(b)添加適量的添加劑可以改善表面粗糙度

另一方面，電鍍金屬的結晶方向通常不是固定的，晶格結晶方向是會影響銅金屬的材料性質，如導電率(Conductivity)。文獻[13]指出電流密度對於結晶的晶格成長方向有很大的影響，一般電鍍銅的晶格方向最好是(111)方向，銅晶格方向為(111)具有較大高的抗電子遷移能力，較高的電流密度會使銅離子有較大的動能朝向(111)晶格方向結晶。

一般銅金屬的導電率為 $5.8 \times 10^7 S/m$ ，但是本文實際電鍍銅的導電率小於此值，表 4.3 為不同電流密度下，電鍍銅的導電率和表面粗糙度(Roughness average, R_a)。電鍍銅的導電率是隨著電流密度提高而增加，另一方面，電鍍銅的表面粗糙度會影響高頻電路的特性，金屬表面越粗糙，則因為肌膚效應產生的表面電阻損耗也就越大。


表 4.3 不同電流密度條件，電鍍銅的導電率和表面粗糙度

電流密度(ASD)	0.1	1	2	3	4
電鍍金屬厚度 (μm)	2.54	5.48	5.35	5.2	8.8
片電阻 ($m\Omega/\square$)	14.9	4.39	4.24	4.53	2.2
電阻率 ($\mu\Omega \cdot cm$)	3.79	2.41	2.27	2.35	1.96
導電率 (S/m)	2.64	4.16	4.39	4.24	5.11
表面粗糙度 R_a (μm)	0.1755	0.0535	0.0525	0.0497	0.0217

(3) 電鍍結構的表面輪廓

根據廠商提供的電鍍液使用規範，其適用的電流密度範圍為 1~6 ASD，而實際製程經驗發現在電流密度大於 3 ASD 的操作條件下，電鍍厚度超過 $20\mu\text{m}$ ，電鍍結構容易和石英基板分離，推測可能原因是電鍍結構應力太大，造成電鍍結構和黏著層金屬的附著性不好。

另一方面，電流密度大小是會影響電鍍結構的表面平整度，由於最後電路結構必須使用金屬探針量測電路結構的特性，為了使量測探針能均勻接觸在線路結構上，必須選擇適當的電流密度條件，電鍍厚度均勻的微結構，圖 4.5 為不同電流密度條件，金屬結構的表面輪廓，光阻結構厚度為 $23\mu\text{m}$ 。圖 4.5(a)和圖 4.5(b)顯示電流密度小於 2 ASD，光阻邊緣的結構不會因為電流聚集造成離子沉積速率不均勻，電鍍結構的表面輪廓是比較平整的。圖 4.5(c)和圖 4.5(d)顯示當電流密度大於 3 ASD，金屬厚度接近光阻厚度時，其金屬離子的質傳方式是由擴散和對流效應沉積，同時因為光阻結構邊緣的電流聚集效應而造成離子沉積速率不均勻，因此電鍍結構的表面平整度很差，而且電鍍厚度的差異已經大於探針量測規範要求的 $0.5\mu\text{m}$ 。另一方面，因為電鍍結構的厚度不均勻，對於濾波器電路特性可能有影響。所以對於厚度大於 $20\mu\text{m}$ 的電鍍結構，在製程條件必須選擇較低的電流密度，以得到較平整的表面輪廓。






圖 4.5 不同電流密度的電鍍表面輪廓，(a)1 ASD，(b)2 ASD，(c)3 ASD，(d)4 ASD

圖 4.6 為 1 ASD 電流密度，金屬厚度為 5 μm 的濾波器 SEM 照片，此試片的光阻厚度為 20 μm ，由圖 4.6(b)觀察發現 Interdigital 結構的表面輪廓是呈現半圓形。圖 4.7 為 1 ASD 電流密度，金屬厚度為 23 μm 的濾波器 SEM 照片，此試片的光阻厚度為 30 μm ，由圖 4.7(b)觀察發現 Interdigital 結構的厚度只有 13 μm ，而電鍍面積比較大的區域的厚度則有 23 μm ，發生此現象的可能原因是 Interdigital 結構的深寬比為 5，結構面積較大的區域，其深寬比遠小於 1，因此在電流密度為 1 ASD 的製程條件，高深寬比結構的離子沉積速率小於低深寬比結構，因此造成不同電鍍面積區域的結構厚度不均勻，所以本文設計的結構，使用 1 ASD 的電流密度條件，電鍍厚度大於 20 μm 會造成結構的電鍍厚度不

均匀。




圖 4.6 電流密度為 1ASD，金屬厚度為 $5\mu\text{m}$ 的 SEM 照，(a)濾波器結構，(b)表面輪廓




圖 4.7 電流密度為 1ASD，金屬厚度為 $20\mu\text{m}$ 的 SEM 照片 (a)濾波器結構，(b)表面輪廓

圖 4.8、圖 4.9、圖 4.10 和圖 4.11 為 2 ASD 電流密度，不同金屬厚度的濾波器 SEM 照片。觀察 SEM 照片發現電流密度為 2ASD，在不同電鍍厚度要求，其表面輪廓不會因為光阻結構深寬比效應造成結構厚度不平整，因此對於本文設計的線路結構，此電流密度的製程條件可以電鍍符合設計要求的結構。

圖 4.12 為 4 ASD 電流密度，光阻厚度為 $23\mu\text{m}$ ，電鍍金屬厚度為 $5\mu\text{m}$ 的濾波器 SEM 照片，由圖 4.5(d)的量測結果可知電流密度為 4ASD，當光阻厚度為 $23\mu\text{m}$ ，電鍍金屬厚度為 $20\mu\text{m}$ 時，其表面的平整度很差，但是當電鍍金屬厚度為 $5\mu\text{m}$ 時，其表面的平整度可以符合設計要求。造成此差異的可能原因是金屬厚度小於二分之一光阻厚度以下時，其金屬離子的質傳方式主要由擴散方式沉積，同時光阻底部的電流密度分佈是比較均勻

的，所以不同深寬比區域的離子沉積速率都是一樣的，因此可以電鍍平整度較好的結構。




圖 4.8 電流密度為 2 ASD，金屬厚度為 $2\mu\text{m}$ 的 SEM 照片，(a)濾波器結構，(b)表面輪廓




圖 4.9 電流密度為 2 ASD，金屬厚度為 $5\mu\text{m}$ 的 SEM 照片，(a)濾波器結構，(b)表面輪廓






圖 4.10 電流密度為 2 ASD，金屬厚度為 $10\mu\text{m}$ 的 SEM 照片 (a)濾波器結構，(b)表面輪廓



(a)

(b)

圖 4.11 電流密度為 2 ASD，金屬厚度為 $20\mu\text{m}$ 的 SEM 照片(a)濾波器結構，(b)表面輪廓



(a)


(b)

圖 4.12 電流密度為 4 ASD，金屬厚度為 $5\mu\text{m}$ 的 SEM 照片(a)濾波器結構，(b)表面輪廓


4.5. 蝕刻製程

電鍍完成的濾波器元件，必須將未電鍍區域的鈦和銅金屬蝕刻去除，如此才能量測濾波器元件高頻特性。銅的蝕刻液為氨水、雙氧水和去離子水調配而成，由於蝕刻液也會蝕刻電鍍銅結構，因此造成電鍍銅結構表面產生孔洞，如圖 4.13 所示。

另一方面，由於微影製程造成尺寸誤差，所以完成電鍍的線路結構和設計尺寸有 $2\mu\text{m}$ 的誤差，此尺寸誤差可能會造成量測的元件特性和模擬結果有誤差，圖 4.14 為完成製作濾波器的 Interdigital 和 Meander 電鍍結構尺寸。




(a)




(b)

圖 4.13 銅蝕刻液造成表面產生孔洞，(a)金屬厚度為 5μm，(b)金屬厚度為 20μm



(a)



(b)

圖 4. 14 (a)Interdigital 結構電鍍尺寸, (b)Meander 結構電鍍尺寸 (單位 : μm)

另一方面，黏著層的鈦金屬可以使用 BOE (Buffer Oxide Etch)溶液蝕刻，但是製程經驗發現，BOE 溶液蝕刻鈦的速率很快，如果蝕刻時間控制不精準，很容易造成電鍍結構和石英基板分離，如圖 4. 15 所示。由於使用 BOE 溶液的蝕刻時間控制是很困難，因此另外選擇使用反應性離子蝕刻(Reactive Ion Etch, RIE)的方式將鈦金屬蝕刻，蝕刻反應使用的氣體為 O_2 和 CF_4 。經由實際製程發現 CF_4 氣體會造成銅結構表面產生氟化銅的薄

膜，此薄膜的電阻值比銅金屬大，因此可能會影響電性的量測，所以必須利用探針將表面的氟化銅刮除，使探針和電鍍銅表面接觸才能進行量測，如圖 4.16 所示。





圖 4.15 (a)結構側向吸附，(b)電鍍結構和石英基板分離




圖 4.16 利用探針刮除氟化銅表面

