多工作線處理器架構與編譯器設計

完整後設資料紀錄

DC 欄位	值	語言
dc.contributor.author	曾建超	en_US
dc.contributor.author	TSENG CHIEN-CHAO	en_US
dc.date.accessioned	2014-12-13T10:39:22Z	-
dc.date.available	2014-12-13T10:39:22Z	-
dc.date.issued	1995	en_US
dc.identifier.govdoc	NSC84-2213-E009-082	zh_TW
dc.identifier.uri	http://hdl.handle.net/11536/96410	-
dc.identifier.uri	https://www.grb.gov.tw/search/planDetail?id=169305&docId=28390	en_US
dc.description.sponsorship	行政院國家科學委員會	zh_TW
dc.language.iso	zh_TW	en_US
dc.title	多工作線處理器架構與編譯器設計	zh_TW
dc.title	Multithreaded Processor Architectrue and Compiler Design	en_US
dc.type	Plan	en_US
dc.contributor.department	國立交通大學資訊工程研究所	zh_TW
顯示於類別：	研究計畫